Радиоэлектроника скачать реферат

[ книги ] [ рефераты ] [ тесты ] [ ридеры ] [ регистрация ] [ вход ]
[ новинки книг ] [ категории книг ] [ правила ]

Автоматизация проектирования цифровых СБИС на базе матриц Вайнбергера и транзисторных матриц скачать реферат

МАТРИЧНЫЕ МИКРОПРОЦЕССОРЫ

Матричные микропроцессоры можно рассмотреть с двух сторон: на уровне транзисторных матриц и матриц процессоров.

Использование матриц при проектировании процессоров может быть двухсторонним: матрицы транзисторов для проектирования микропроцессоров и матрицы микропроцессоров для проектировании процессорных систем.

Использование матриц при построении процессорных систем не ограничивается соединением процессоров по конвейерному принципу. Подобную архитектуру можно использовать также и при проектировании ИС с использованием транзисторных матриц, выполненных по МОП-технологии. Рассмотрим оба варианта применения матриц.

ТРАНЗИСТОРНЫЕ МАТРИЦЫ

Сокращение сроков проектирования микропроцессоров и повышение надежности проектов требуют применения соответствующих систем автоматизации проектирования. Одним из самых перспективных направлений в настоящее время считается подход к сквозной автоматизации проектирования, называемой кремниевой компиляцией, позволяющий исходное задание на проектирование - функциональное описание, представленное на языке высокого уровня, преобразовать в топологические чертежи. Кремниевые компиляторы используют в качестве базовых регулярные матричные структуры, хорошо приспособленные к технологии СБИС. Большое распространение получили программируемые логические матрицы (ПЛМ) и их различные модификации. Они ориентированы на матричную реализацию двухуровневых (И, ИЛИ) логических структур, а также для оптимизации их параметров (площади, быстродействия) известны различные методы. Реализация многоуровневых логических структур СБИС часто опирается на матричную топологию: в этом случае компиляторы генерируют топологию по ее матричному описанию.

Транзисторные матрицы

Особым стилем реализации топологии в заказных КМОП СБИС являются транзисторные матрицы. В лэйауте (англ. layout - детальное геометрическое описание всех слоев кристалла) транзисторных матриц все p-транзисторы располагаются в верхней половине матрицы, а все n-транзисторы - в нижней. Транзисторные матрицы имеют регулярную структуру, которую составляют взаимопересекающиеся столбцы и строки. В столбцах матрицы равномерно расположены полосы поликремния, образующие взаимосвязанные затворы транзисторов. По другим полюсам транзисторы соединяются друг с другом сегментами металлических линий, которые размещаются в строках матрицы. Иногда, для того чтобы соединить сток и исток транзисторов, находящихся в различных строках, вводят короткие вертикальные диффузионные связи. В дальнейшем ТМ будет представляться абстрактным лэйаутом.

Абстрактный лэйаут - схематический рисунок будущего кристалла, где прямоугольники обозначают транзисторы, вертикальные линии - поликремниевые столбцы, горизонтальные - линии металла, штриховые - диффузионные связи, точки - места контактов, стрелки - места подключения транзисторов к линиям Gnd и Vdd. При переходе к послойной топологии стрелки должны быть заменены полосками в диффузионном слое, по которому осуществляются соединения между строками ТМ.

МАТРИЧНЫЕ ПРОЦЕССОРЫ

Матричные процессоры наилучшим образом ориентированы на реализацию алгоритмов обработки упорядоченных (имеющих регулярную структуру) массивов входных данных. Они появились в середине 70-х годов в виде устройств с фиксированной программой, которые могли быть подключены к универсальным ЭВМ; но к настоящему времени в их программирования достигнута высокая степень гибкости. Зачастую матричные процессоры используются в качестве вспомогательных процессоров, подключенных к главной универсальной ЭВМ. В большинстве матричных процессоров осуществляется обработка 32-х разрядных чисел с плавающей запятой со скоростью от 5000000 до 50000000 флопс. Как правило они снабжены быстродействующими портами данных, что дает возможность для непосредственного ввода данных без вмешательства главного процессора. Диапазон вариантов построения матричных процессоров лежит от одноплатных блоков, которые вставляются в существующие ЭВМ, до устройств, конструктивно оформленных в виде нескольких стоек, которые по существу представляют собой конвейерные суперЭВМ.

Добавлен: 06.01.2012, 13:46 [ Скачать с сервера (87.5Kb) ]
Категория: Радиоэлектроника
Просмотров: 694 | Загрузок: 133
Рейтинг: 0.0/0

форма входа

Логин:
Пароль:

объявления

Похоже, я, Виола Тараканова, известная широким массам как писательница Арина Виолова, крепко влипла! Только представьте – меня обвиняют в убийстве адвоката Николая Литягина! Я всего лишь надеялась разжиться у защитника крутым сюжетом для своего нового детектива, и чем это кончилось? У меня оказался ноутбук Литягина и важнейшая улика, которая может ...
Я сидела у старой мельницы, смотрела на огни в окнах домов. И представляла, как люди на кухне за столом пьют чай, болтают о пустяках. Чужой уютный мир… В моем была дорога в никуда и боязнь встретить прохожих. Мне двадцать пять лет, а за плечами целая жизнь. Долгая и безрадостная… Я могу сбежать, уехать куда-нибудь. Денег у меня нет, но это не беда....
Издание представляет собой сборник кулинарных рецептов грузинских блюд.
В данной книге рассматривается, каким образом в программе 1С осуществляется ведение складского учета. Описание построено на примере конфигурации «Бухгалтерия предприятия» (редакция 1.6), работающей на технологической платформе 1С 8.2.

объявления

БРОМ

[Химия] - скачать

Влияние совместимости родителей на взаимоотношения ребенка в детском коллективе

[Педагогика] - скачать

Алгоритм оказания неотложной помощи при предлежании плаценты во время беременности.

[Медицина] - скачать

Теория равновесия Макартура—Уилсона

[Биология] - скачать

9-этажный жилой дом со встроенными помещениями

[Архитектура] - скачать